Home 产业新闻 Industry News

用于IoT领域的ADC IP

2018-03-14
36910
        随着IoT应用领域的不断扩展,预计IoT领域电子产品的收入将继续保持较高的增长率,例如视觉对象识别,语音识别,机器自动化,健康和健身应用,环境和能源控制等IoT的应用领域。 这类IoT产品的设计关键组件是各类sensor和数字逻辑之间的ADC。

        最近Synopsys发布了一个在线网络研讨会,分享了有关为IoT设计选择ADC的架构要求和技术挑战的见解。 Synopsys模拟和无线IP产品营销经理Manuel Mota介绍了在开发IoT解决方案时需要考虑模拟sensor数据采集的工程权衡问题。

        Manuel描述了IoT领域的产品差异化,从终端设备到sensor hubs。


        在IoT领域,终端设备有着非常严格的功耗要求。功耗上限制同时也影响ADC的电源管理的功能。成本和功耗限制正在促进多种IP的整合。 Manuel认为“55nm是目前IoT产品的主要工艺节点,但随着40纳米非易失性存储器的量产,40nm将很快成为首选的工艺节点”。另外,需要高性能计算的应用也在寻求更先进的工艺节点。即使如此,还是需要为这些的sensor hubs集成ADC IP。

ADC的架构

        有几种ADC架构被广泛使用 - 例如流水线,闪存比较器,逐次逼近寄存器(SAR),Σ-Δ转换器。 Manuel认为,由于SAR架构可以在低功耗和高带宽之间保持适当平衡,SAR架构的ADC是IoT设计的合适选择。


        SAR ADC的功耗可以随采样率而变化。对于大多数的IoT应用,可以选取适度的数据转换速率,从而节省功耗。


        SAR ADC的框图如下所示。输入到ADC的传感器电压采样通过对n位寄存器输出进行n次连续比较进行。控制逻辑序列经过n个周期,其中SAR寄存器的每个位从MSB到LSB设置为“1”或“0”。


        SAR的关键是内部n位数模转换器(DAC)的实现。对于第一个周期,SAR MSB寄存器位设置为'1',所有位先前已被清零。将DAC提供的相应电压(Vref / 2)与采样的传感器输入电压进行比较。基于比较器输出,MSB保持'1'(Vin> Vref / 2)或复位为'0'(Vin


        SAR的关键特征是内部DAC的准确性。下面描述了一个简化图示,说明了DAC +比较器使用的缩放电容阵列。


       在采样过程中,传感器电压连接到所有电容,将总电容充电至Vin。采集完成后,从MSB到LSB每个bit位电容都会依次切换。每个电容值的缩放提供了一个耦合事件,其大小是Vref的二分之一,从1/2下降到1 /(2 ** n)。比较器确定耦合转换是大于还是小于与Vin采样关联的原始存储电荷。在比较器建立时间之后,在评估下一个bit位之前,SAR寄存器bit位值保持为'1'或复位为'0'。与制造DAC电容器阵列有关的制造变化。 SAR控制逻辑可能会包含一个校准模式来提供误差补偿。SAR ADC IP还可能集成一个低压差(LDO)稳压器,ADC与SoC电源噪声隔离。

       Manuel 还描述了在ADC中实现的额外功率状态,以符合聚焦功耗降低的设计重点。下图说明了从简单的控制逻辑选通到完全深度睡眠状态的功率状态,其中包括采样率的示意图,还包括电源门控恢复后的重新校准。


IoT ADC的挑战

        Manuel描述了将sensor连接到ADC上的一些工程权衡。

        (1)sensor的输出电阻

        sensor输出电阻较高的后果是对ADC的输入电容充电时存在一个较长的时间常数 - 要么需要更长的采样时间,要么需要在sensor和ADC输入之间插入缓冲,这样的设计会影响IP的最终面积和功率。

 (2)sensor电压偏移

        通常,ADC的Vref被编程为匹配sensor的Vin电压范围。然而,有限的摆幅的sensor可能需要插入放大器以达到所需的分辨率,并对面积,功率和Vin噪声幅度都产生影响。

        (3)sensor噪声电压

        说到sensor输入噪声,如果sensor数据采集速率允许,IoT设计实现可能会选择追求过采样来平均输出噪声。
 
        (4)ADC集成选项

        ADC的电路和架构集成都存在挑战。在电路上,ADC IP应与SoC上的其他噪声源隔离。内部LDO提供电源隔离。Manuel还建议关注接地和基底噪声源 - 一个选择是从的IoT SoC系统时钟移位采样间隔,以尽量减少暴露于从数字开关活动的接地反弹噪声的影响。。



        在架构上,IoT设计人员面临着SoC封装引脚的折衷,要观察的sensor的数量以及需要进行高速数据采集。下图显示了sensor多路复用和采样率交错的双ADC的几种拓扑结构。



        ADC IP的选择上需要对ADC输出的结构设计做出权衡,在SoC中内部总线通信量方面的设计可能需要结合一个本地FIFO,存储从sensor发送突发数据。
0条 [查看全部]  相关评论

产业新闻